

14. 4. 2004

日 本 国 特 許 庁
JAPAN PATENT OFFICE


別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application: 2 0 0 3 年 4 月 2 4 日

出 願 番 号
Application Number: 特 願 2 0 0 3 - 1 2 0 3 4 3
[ST. 10/C]: [J P 2 0 0 3 - 1 2 0 3 4 3]

出 願 人
Applicant(s): 浜松ホトニクス株式会社




**PRIORITY
DOCUMENT**
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2 0 0 4 年 5 月 2 8 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出証番号 出証特 2 0 0 4 - 3 0 4 5 6 0 1

【書類名】 特許願
【整理番号】 2002-0511
【提出日】 平成15年 4月24日
【あて先】 特許庁長官殿
【国際特許分類】 H01L 27/14
【発明者】

【住所又は居所】 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社内

【氏名】 小林 宏也

【発明者】

【住所又は居所】 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社内

【氏名】 赤堀 寛

【発明者】

【住所又は居所】 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社内

【氏名】 村松 雅治

【特許出願人】

【識別番号】 000236436

【氏名又は名称】 浜松ホトニクス株式会社

【代理人】

【識別番号】 100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】 100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】 100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【手数料の表示】

【予納台帳番号】 014708

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 固体撮像装置

【特許請求の範囲】

【請求項 1】 エネルギー線感应部を有する固体撮像素子と、
前記固体撮像素子から出力される信号を処理する信号処理回路と、
前記固体撮像素子及び前記信号処理回路を収納するパッケージと、を備え、
前記信号処理回路は、前記パッケージにおける前記固体撮像素子が配置された
平面部とは異なる平面部に配置されていることを特徴とする固体撮像装置。

【請求項 2】 エネルギー線感应部を有する固体撮像素子と、
前記固体撮像素子から出力される信号を処理する信号処理回路と、
前記固体撮像素子及び前記信号処理回路を収納するパッケージと、を備え、
前記パッケージは、第 1 の平面部と、前記第 1 の平面部に段差を有して形成さ
れた第 2 の平面部とを有しており、

前記固体撮像素子は前記第 1 の平面部に配置され、前記信号処理回路は前記第
2 の平面部に配置されていることを特徴とする固体撮像装置。

【請求項 3】 前記信号処理回路は、前記固体撮像素子の出力端子に電氣的
に接続される負荷抵抗を含んでいることを特徴とする請求項 1 又は請求項 2 に記
載の固体撮像装置。

【請求項 4】 前記信号処理回路は、
一端が前記固体撮像素子の出力端子に電氣的に接続され、他端が接地される負
荷抵抗と、

前記固体撮像素子の出力端子に電氣的に接続されるバイポーラトランジスタを
有するバッファアンプと、を含んでいることを特徴とする請求項 1 又は請求項
2 に記載の固体撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、固体撮像装置に関する。

【0002】

**【従来の技術】**

この種の固体撮像装置として、エネルギー線感应部を有する固体撮像素子と、この固体撮像素子を収納するパッケージとを備えており、パッケージの外部に上記固体撮像素子から出力された信号を処理する信号処理回路が設けられたものが知られている（例えば、特許文献 1 参照。）。

【0 0 0 3】**【特許文献 1】**

特開平 4 - 3 1 7 2 8 0 号公報

【0 0 0 4】**【発明が解決しようとする課題】**

しかしながら、信号処理回路をパッケージの外部に設けた場合、固体撮像素子から信号処理回路までの信号伝達経路（電気配線）が長くなり、この信号伝達経路の寄生容量が大きくなってしまう。この結果、固体撮像素子から出力された信号の波形が鈍ると共に、高速応答性が損なわれてしまう。

【0 0 0 5】

本発明は上述の点に鑑みてなされたもので、信号伝達経路の寄生容量を低減して、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することが可能な固体撮像装置を提供することを目的とする。

【0 0 0 6】**【課題を解決するための手段】**

本発明に係る固体撮像装置は、エネルギー線感应部を有する固体撮像素子と、固体撮像素子から出力される信号を処理する信号処理回路と、固体撮像素子及び信号処理回路を収納するパッケージと、を備え、信号処理回路は、パッケージにおける固体撮像素子が配置された平面部とは異なる平面部に配置されていることを特徴としている。

【0 0 0 7】

本発明に係る固体撮像装置では、信号処理回路が、パッケージにおける固体撮像素子が配置された平面部とは異なる平面部に配置されるので、固体撮像素子と信号処理回路とが近接して配置されることとなる。これにより、固体撮像素子か

ら信号処理回路までの信号伝達経路が短くなり、信号伝達経路の寄生容量が小さくなる。この結果、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。

【0008】

また、本発明に係る固体撮像装置は、エネルギー線感応部を有する固体撮像素子と、固体撮像素子から出力される信号を処理する信号処理回路と、固体撮像素子及び信号処理回路を収納するパッケージと、を備え、パッケージは、第1の平面部と、第1の平面部に段差を有して形成された第2の平面部とを有しており、固体撮像素子は第1の平面部に配置され、信号処理回路は第2の平面部に配置されていることを特徴としている。

【0009】

本発明に係る固体撮像装置では、信号処理回路が、第1の平面部と第2の平面部との段差を利用して、固体撮像素子に近接して配置されることとなる。これにより、固体撮像素子から信号処理回路までの信号伝達経路が短くなり、信号伝達経路の寄生容量が小さくなる。この結果、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。

【0010】

また、信号処理回路は、固体撮像素子の出力端子に電氣的に接続される負荷抵抗を含んでいることが好ましい。このように構成した場合、固体撮像素子と負荷抵抗とが離れて配置されるので、負荷抵抗が発熱した場合でも、固体撮像素子の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。

【0011】

また、信号処理回路は、一端が固体撮像素子の出力端子に電氣的に接続され、他端が接地される負荷抵抗と、固体撮像素子の出力端子に電氣的に接続されるバイポーラトランジスタを有するバッファアンプと、を含んでいることが好ましい。このように構成した場合、固体撮像素子と負荷抵抗とが離れて配置されるので、負荷抵抗が発熱した場合でも、固体撮像素子の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。また、バイポーラトランジスタは、負荷抵抗に対するドライブ能力が高いため、バッファアンプより後段の信号

伝達経路の寄生容量による影響を軽減することができる。

【0012】

【発明の実施の形態】

本発明の実施形態に係る固体撮像装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

【0013】

(第1実施形態)

まず、図1～図3に基づいて、第1実施形態に係る固体撮像装置の構成について説明する。図1は、第1実施形態に係る固体撮像装置の概略断面図であり、図2は、同じく第1実施形態に係る固体撮像装置の平面図である。図3は、信号処理回路の構成を説明するための回路図である。なお、図2は、固体撮像装置の裏面側（エネルギー線の入射側とは反対側）から見た図である。

【0014】

第1実施形態の固体撮像装置IS1は、セラミック製のパッケージP1、裏面照射型のCCDチップ11（固体撮像素子）、チップ抵抗アレイ21等を備えている。パッケージP1の中央部には、パッケージP1の所定方向に伸びる中空部1が形成されている。パッケージP1には、CCDチップ11及びチップ抵抗アレイ21を載置するための載置部2が中空部1に突出するように設けられている。載置部2は、CCDチップ11を配置するための第1の平面部3と、チップ抵抗アレイ21を配置するための第2の平面部4とを有している。第1の平面部3と第2の平面部4とは、段差を有して形成されている。

【0015】

また、載置部2は、第3の平面部5及び第4の平面部6を更に有している。第3の平面部5は、第1の平面部3と第2の平面部4との間に位置し、第1の平面部3及び第2の平面部4に段差を有して形成されている。第4の平面部6はパッケージP1の裏面7と第2の平面部4との間に位置し、パッケージP1の裏面7及び第2の平面部4に段差を有して形成されている。パッケージP1の裏面7には、外部接続用の電極ピン27が複数配置されている。

【0016】

CCDチップ11は、入射したエネルギー線を電荷に変換するエネルギー線感応部12を有している。このCCDチップ11は、裏面側がエネルギー線入射面となるように、スペーサ13を介して載置部2の第1の平面部3上に載置され、この載置部2（パッケージP1）に固定される。ところで、CCDチップ11は、厚さ約300 μ mのシリコン基板からなる。裏面照射型のCCDチップ11においては、基板の薄形化、及び入射面（裏面）側からのポテンシャルスロープの形成が必要である。

【0017】

CCDチップ11の、エネルギー線感応部12に対応する領域を含む裏面側の領域（内側領域）には、厚さ10～30 μ m程度に薄く削られた（したがって270～290 μ m程度の深さでエッチングされた）薄型部分14が形成されている。このような薄型部分14を有する構造は、まず、シリコン基板にシリコン窒化膜を堆積し、ホトリソグラフィ工程により所望の形状にパターニングし、それをマスクとしてシリコン基板をKOHからなるエッチング液で、シリコン窒化膜に覆われた基板周辺部を厚く残したままエッチングすることにより形成される。

【0018】

スペーサ13は、所定の温度域（たとえば、133℃）における熱膨張係数がCCDチップ11（シリコン）の熱膨張係数よりも大きい材料からなり、本実施形態においては、アルミナ等のセラミック材料からなる。133℃におけるシリコンの熱膨張係数は、 2.5×10^{-6} であり、同じく133℃におけるアルミナの熱膨張係数は、 6.5×10^{-6} である。スペーサ13は、接着剤（図示せず）により、パッケージP1に接着、固定されている。また、スペーサ13には、接着剤（図示せず）により、CCDチップ11の枠部分15の裏面側が接着、固定されている。

【0019】

中空部1の周囲のパッケージP1の表面（エネルギー線入射側の面）8には、シールリング31が、中空部1（CCDチップ11）を囲む状態でろう付け等により固着されている。シールリング31には、キャップ32がシームウェルド封

止されている。キャップ32は、前述のように、その外周部が載置された状態でシールリング31にシームウェルド封止されており、CCDチップ11の薄型部分14と対向する位置に設けられる開口部33を有している。また、キャップ32は、コバール（フェルニコ）にて一体に形成されており、その表面8には金メッキが施されている。

【0020】

キャップ32には、エネルギー線（光、電子線等）を透過させる窓部材34が、開口部33を覆うように固着されている。窓部材34は、板状の石英（コルツ）ガラスの基材からなり、紫外線を透過するように構成されており、エネルギー線入射面及びエネルギー線出射面が研磨されている。また、窓部材34は、このエネルギー線入射面の端部が全周にわたって、接着層（図示せず）を介してキャップ32の上面（CCDチップ11に対向する面とは反対の面）に固着されることにより、キャップ32に固着されている。

【0021】

なお、パッケージP1の中空部1のエネルギー線入射側部分とは反対側部分は、図示は省略するが、底蓋あるいは樹脂材料の充填等により封止することができる。

【0022】

載置部2の第3の平面部5には、CCDチップ11のCCDチップ側電極（図示せず）と接続するための複数の第1のパッケージ側電極41が設けられている。各第1のパッケージ側電極41は、パッケージP1内に形成された内部配線（図示せず）を介して、複数の電極ピン27のうちの所定の電極ピンに電氣的に接続されている。CCDチップ側電極と第1のパッケージ側電極41とは、ボンディングワイヤ（図示せず）を介して電氣的に接続されている。これにより、外部からCCDチップ11に、所定の電極ピン、内部配線、第1のパッケージ側電極41、ボンディングワイヤ、及びCCDチップ側電極を通して、転送信号等の信号が送られる。

【0023】

チップ抵抗アレイ21は、基板21a上にアレイ状に形成された複数の抵抗素

子 22 を有している。基板 21a には、抵抗素子 22 毎に、入力端子（入力電極）23 及び出力端子（出力電極）24 が形成されている。また、チップ抵抗アレイ 21 は、載置部 2 の第 2 の平面部 4 上に接着層（図示せず）を介して載置され、この載置部 2（パッケージ P1）に固定される。入力端子 23 は、CCD チップ 11 の出力端子（電極）OS とボンディングワイヤ 42 を介して電氣的に接続されている。

【0024】

載置部 2 の第 4 の平面部 6 には、チップ抵抗アレイ 21 の出力端子 24 と接続するための複数の第 2 のパッケージ側電極 43 が設けられている。各第 2 のパッケージ側電極 43 は、パッケージ P1 内に形成された内部配線を介して、複数の電極ピン 27 のうちの所定の電極ピンに電氣的に接続されている。出力端子 24 と第 2 のパッケージ側電極 43 とは、ボンディングワイヤ 44 を介して電氣的に接続されている。これにより、CCD チップ 11 から、CCD チップ 11 の出力端子 OS、ボンディングワイヤ 42、チップ抵抗アレイ 21（抵抗素子 22）、ボンディングワイヤ 44、第 2 のパッケージ側電極 43、内部配線及び所定の電極ピンを通過して外部に信号が出力されることとなる。

【0025】

ここで、図 3 を参照して、CCD チップ 11 から出力された信号を処理する信号処理回路について説明する。

【0026】

信号処理回路は、チップ抵抗アレイ 21 に含まれる抵抗素子 22、及び、オペアンプ 51 を有している。オペアンプ 51 は、固体撮像装置 IS1（パッケージ P1）が搭載される外部基板（図示せず）等に形成されている。

【0027】

CCD チップ 11 は、フローティングディフュージョン（図示せず）の電位の変化を読み出すための電界効果トランジスタ 16 を有しており、この電界効果トランジスタ 16 のゲート端子はフローティングディフュージョンに電氣的に接続されている。電界効果トランジスタ 16 のソース端子は、CCD チップ 11 の出力端子 OS に電氣的に接続されており、この出力端子 OS を介して抵抗素子 22

の☐入力端子23に接続されている。電界効果トランジスタ16のドレイン端子は、端子ODに電氣的に接続されており、この端子ODは、一定の正の電圧値を示す電圧が入力されている。このとき、抵抗素子22は負荷抵抗として機能し、電界効果トランジスタ16及び抵抗素子22はソースフォロワ回路を構成する。

【0028】

抵抗素子22の出力端子24は、オペアンプ51の反転入力端子に電氣的に接続される。オペアンプ51の反転入力端子と出力端子との間には抵抗素子52が設けられ、オペアンプ51の非反転入力端子には可変電圧源53が電氣的に接続されている。なお、オペアンプ51の反転入力端子と非反転入力端子とは、バーチャル・ショートの関係にある。

【0029】

本実施形態においては、遮蔽部材35が、CCDチップ11のベベル部分（薄型部分14と枠部分15との間の傾斜部分）のエネルギー線入射方向前方を遮蔽するようにCCDチップ11に対して配設されている。この遮蔽部材35は、厚さ約300 μ mのシリコン基板にて構成されており、エネルギー線（たとえば、光）を遮断する。遮蔽部材35には、薄型部分14に対向する位置に、矩形形状の貫通孔36がエッチング等により形成されている。遮蔽部材35は、エポキシ樹脂等からなる接着剤（図示せず）により、CCDチップ11の枠部分15の裏面7側に接着、固定されている。スペーサ13には、CCDチップ11の枠部分15に固定された遮蔽部材35に対応する位置に、CCDチップ11とスペーサ13とが接着、固定された状態で遮蔽部材35を保持する凹部が遮蔽部材35の全周を取り囲むようにして形成されている。

【0030】

以上のように、本実施形態によれば、チップ抵抗アレイ21が、CCDチップ11が配置された第1の平面部3とは異なる第2の平面部4に配置され、第1の平面部3と第2の平面部4との段差を利用して、CCDチップ11とチップ抵抗アレイ21とが近接して配置されることとなる。これにより、図4にも示されるように、固体撮像装置101の外側に複数の抵抗素子（負荷抵抗）103を配置するもの（図4（a）参照）に比して、本実施形態の固体撮像装置IS1（図4

(b) 参照) は、CCDチップ11からチップ抵抗アレイ21 (抵抗素子22) までの信号伝達経路が短くなり、当該信号伝達経路の寄生容量が小さくなる。この結果、CCDチップ11から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。

【0031】

また、本実施形態においては、チップ抵抗アレイ21は、CCDチップ11の出力端子OSに電氣的に接続される抵抗素子22を含んでいる。このように構成した場合、負荷抵抗として機能する抵抗素子22がCCDチップ11とは離れて配置されるので、抵抗素子22が発熱した場合でも、CCDチップ11の特性に悪影響 (例えば、暗電流の増加等) を及ぼすのを防ぐことができる。

【0032】

なお、オペアンプ51の反転入力端子と非反転入力端子とはバーチャル・ショートの関係にあるので、ここでの電位は常に一定である。このため、電荷の充放電が生じるようなことはなく、チップ抵抗アレイ21からオペアンプ51までの信号伝達経路の寄生容量による影響をほぼ無視することができる。

【0033】

(第2実施形態)

次に、図5～図8に基づいて、第2実施形態に係る固体撮像装置の構成について説明する。図5は、第2実施形態に係る固体撮像装置の概略断面図であり、図6は、同じく第2実施形態に係る固体撮像装置の平面図である。図7は、バッファアンプモジュール近傍の構成を示す平面図であり、図8は、バッファアンプモジュールの構成を説明するための回路図である。なお、図6及び図7は、固体撮像装置の裏面側から見た図である。

【0034】

第2実施形態の固体撮像装置IS2は、パッケージP2、CCDチップ11、信号処理回路としてのバッファアンプモジュール61等を備えている。

【0035】

載置部2は、CCDチップ11を配置するための第1の平面部3、バッファアンプモジュール61を配置するための第2の平面部4、及び、第3の平面部9

を有している。第3の平面部9は、パッケージP2の裏面7と第2の平面部4との間に位置し、パッケージP2の裏面7及び第2の平面部4に段差を有して形成されている。なお、パッケージP2の中空部1のエネルギー線入射側部分とは反対側部分は、底蓋10により封止されている。

【0036】

載置部2の第3の平面部9には、複数のパッケージ側電極45が設けられている。各パッケージ側電極45は、パッケージP2内に形成された内部配線（図示せず）を介して、複数の電極ピン27のうちの所定の電極ピンに電氣的に接続されている。CCDチップ11に形成されたCCDチップ側電極19のうちの所定の電極は、パッケージ側電極45のうちの所定の電極と、ボンディングワイヤ46を介して電氣的に接続されている。これにより、外部からCCDチップ11に、所定の電極ピン、内部配線、所定のパッケージ側電極、ボンディングワイヤ46、及び所定のCCDチップ側電極を通して、転送信号等の信号が送られる。

【0037】

バッファアンプモジュール61は、図7及び図8にも示されるように、負荷抵抗62、バイポーラトランジスタ63、及び電界効果トランジスタ64を含んでおり、負荷抵抗62、バイポーラトランジスタ63、及び電界効果トランジスタ64は基板61a上に配置されている。また、バッファアンプモジュール61（基板61a）は、載置部2の第2の平面部4上に接着層（図示せず）を介して載置され、この載置部2（パッケージP2）に固定されている。

【0038】

バッファアンプモジュール61の入力端子（電極）65には、CCDチップ11の出力端子OS1（電界効果トランジスタ16のソース端子）が電氣的に接続されている。負荷抵抗62の一方の端子は入力端子65を介してCCDチップ11の出力端子OS1に電氣的に接続され、負荷抵抗62の他方の端子は接地されている。

【0039】

バイポーラトランジスタ63のベース端子は入力端子65及び抵抗素子66を介してCCDチップ11の出力端子OS1に電氣的に接続されており、エミッタ

端子は電界効果トランジスタ 64 のドレイン端子及びバッファアンプモジュール 61 の出力端子（電極）67 に電氣的に接続されている。バイポーラトランジスタ 63 のコレクタ端子は、端子（電極）70 に電氣的に接続されている。この端子 70 は、端子 OD と同じく、一定の正の電圧値を示す電圧が入力されている。電界効果トランジスタ 64 のゲート端子及びソース端子は接地されている。なお、抵抗素子 66 は、バイポーラトランジスタ 63 のベース電流を制御するためのものである。ここで、電界効果トランジスタ 16 及び負荷抵抗 62 はソースフォロワ回路を構成する。

【0040】

CCDチップ 11 の出力端子 OS1 とバッファアンプモジュール 61 の入力端子 65 とは、ボンディングワイヤ 68 を介して接続されている。バッファアンプモジュール 61 の出力端子 67 は、ボンディングワイヤ 69 を介して所定のパッケージ側電極 OS2 に接続されている。端子 OD は、ボンディングワイヤ 71 を介してバッファアンプモジュール 61 の端子 72 に接続され、端子 70 に電氣的に接続されている。端子 70 は、ボンディングワイヤ 74 を介して所定のパッケージ側電極に接続されている。

【0041】

CCDチップの端子 SS は、ボンディングワイヤ 75 を介してバッファアンプモジュール 61 の端子（電極）76 に接続され、この端子 76 に電氣的に接続された端子（電極）77 がボンディングワイヤ 78 を介して所定のパッケージ側電極に接続されている。この所定のパッケージ側電極は、電極ピン 27 のうち接地される所定の電極ピン（接地ピン）に電氣的に接続されている。

【0042】

以上のように、本実施形態によれば、バッファアンプモジュール 61 が、CCDチップ 11 が配置された第 1 の平面部 3 とは異なる第 2 の平面部 4 に配置され、第 1 の平面部 3 と第 2 の平面部 4 との段差を利用して、CCDチップ 11 とバッファアンプモジュール 61 とが近接して配置されることとなる。これにより、図 9 にも示されるように、固体撮像装置 201 の外側にバッファアンプモジュール 203 を配置するもの（図 9（a）参照）に比して、本実施形態の固体

撮像装置（図9（b）参照）IS2は、CCDチップ11からバッファアンプモジュール61までの信号伝達経路が短くなり、当該信号伝達経路の寄生容量が小さくなる。この結果、CCDチップ11から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。なお、図9（a）におけるバッファアンプモジュール203は、本実施形態のバッファアンプモジュール61と同じ構成を有するものとしている。

【0043】

また、バッファアンプモジュール61は、一端がCCDチップ11の出力端子OS1に電氣的に接続され、他端が接地される負荷抵抗62と、CCDチップ11の出力端子OS1に電氣的に接続されるバイポーラトランジスタ63とを含んでいる。このように構成した場合、CCDチップ11と負荷抵抗62とが離れて配置されるので、負荷抵抗62が発熱した場合でも、CCDチップ11の特性に悪影響（例えば、暗電流の増加等）を及ぼすのを防ぐことができる。また、バイポーラトランジスタ63は、負荷抵抗62に対するドライブ能力が高いため、バッファアンプモジュール61より後段の信号伝達経路の寄生容量による影響を軽減することができる。

【0044】

次に、図10に基づいて、第2実施形態に係る固体撮像装置の変形例について説明する。図10は、第2実施形態に係る固体撮像装置の変形例を示す概略断面図である。

【0045】

第2実施形態の変形例における固体撮像装置IS3は、パッケージP3、表面照射型のCCDチップ81、信号処理回路としてのバッファアンプモジュール61等を備えている。

【0046】

パッケージP3は、底部91と側部92とで囲まれた窪み部93を有しており、上述したパッケージP1、P2と同様に、セラミック製である。底部91は、CCDチップ81を配置するための第1の平面部94と、バッファアンプモジュール61を配置するための第2の平面部95とを有している。第1の平面部9

4と第2の平面部95とは、段差を有して形成されている。また、底部91は、第3の平面部96を更に有しており、この第3の平面部96は、パッケージP3の表面8と第2の平面部95との間に位置し、パッケージP3の表面8及び第2の平面部95に段差を有して形成されている。

【0047】

CCDチップ81は、エネルギー線感応部12を有し、表面側がエネルギー線入射面となるように、底部91の第1の平面部94上に載置され、この底部91(パッケージP3)に固定されている。

【0048】

以上のように、本変形例においても、バッファアンプモジュール61が、CCDチップ81が配置された第1の平面部94とは異なる第2の平面部95に配置され、第1の平面部94と第2の平面部95との段差を利用して、CCDチップ81とバッファアンプモジュール61とが近接して配置されることとなる。これにより、CCDチップ81からバッファアンプモジュール61までの信号伝達経路が短くなり、当該信号伝達経路の寄生容量が小さくなる。この結果、CCDチップ81から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することができる。

【0049】

本発明は、前述した実施形態に限定されるものではない。例えば、固体撮像素子は、CCDチップ11, 81に限られることなく、アモルファスシリコン製のフォトダイオード(PD)アレイと薄膜トランジスタ(TFT)で形成したものでもよいし、MOS型のイメージセンサでもよい。

【0050】

【発明の効果】

以上、詳細に説明したように、本発明によれば、信号伝達経路の寄生容量を低減して、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することが可能な固体撮像装置を提供することができる。

【図面の簡単な説明】

【図1】

第1実施形態に係る固体撮像装置の概略断面図である。

【図2】

第1実施形態に係る固体撮像装置の平面図である。

【図3】

信号処理回路の構成を説明するための回路図である。

【図4】

従来の技術と第1実施形態とを対比するための図であり、(a)は、従来の技術における固体撮像装置を示す概略図であり、(b)は第1実施形態における固体撮像装置を示す概略図である。

【図5】

第2実施形態に係る固体撮像装置の概略断面図である。

【図6】

第2実施形態に係る固体撮像装置の平面図である。

【図7】

図6におけるバッファアンプモジュール近傍の構成を示す平面図である。

【図8】

バッファアンプモジュールの構成を説明するための回路図である。

【図9】

従来の技術と第2実施形態とを対比するための図であり、(a)は、従来の技術における固体撮像装置を示す概略図であり、(b)は第2実施形態における固体撮像装置を示す概略図である。

【図10】

第2実施形態に係る固体撮像装置の変形例の概略断面図である。

【符号の説明】


1…中空部、2…載置部、3…第1の平面部、4…第2の平面部、11…CCDチップ(固体撮像素子)、12…エネルギー線感応部、16…電界効果トランジスタ、21…チップ抵抗アレイ、22…抵抗素子(負荷抵抗)、51…オペアンプ、61…バッファアンプモジュール、62…負荷抵抗、63…バイポーラトランジスタ、64…電界効果トランジスタ、81…CCDチップ、91…底部

、94…第1の平面部、95…第2の平面部、101, 201…固体撮像装置、
103…抵抗素子（負荷抵抗）、203…バッファアンプモジュール、IS1
、IS2, IS3…固体撮像装置、P1, P2, P3…パッケージ。


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図5】




【図 6】




【図7】




【図 8】



【図 9】



【図 10】



【書類名】 要約書

【要約】

【課題】 信号伝達経路の寄生容量を低減して、固体撮像素子から出力された信号の波形の鈍化を抑制すると共に、高速応答性を向上することが可能な固体撮像装置を提供すること。

【解決手段】 固体撮像装置 I S 1 は、パッケージ P 1、CCDチップ 1 1、チップ抵抗アレイ 2 1等を備える。パッケージ P 1には、CCDチップ 1 1及びチップ抵抗アレイ 2 1を載置するための載置部 2 が中空部 1 に突出するように設けられている。載置部 2 は、第 1 の平面部 3 と第 2 の平面部 4 とを有し、第 1 の平面部 3 と第 2 の平面部 4 とは、段差を有して形成されている。CCDチップ 1 1は、スペーサ 1 3を介して第 1 の平面部 3 上に載置され、固定される。チップ抵抗アレイ 2 1は、第 2 の平面部 4 上に載置され、固定される。チップ抵抗アレイ 2 1は、第 1 の平面部 3 と第 2 の平面部 4 との段差を利用して、CCDチップ 1 1とチップ抵抗アレイ 2 1とが近接して配置される。

【選択図】 図 1

特願 2 0 0 3 - 1 2 0 3 4 3

出 願 人 履 歴 情 報

識別番号

[0 0 0 2 3 6 4 3 6]

1. 変更年月日

1 9 9 0 年 8 月 1 0 日

[変更理由]

新規登録

住 所

静岡県浜松市市野町 1 1 2 6 番地の 1

氏 名

浜松ホトニクス株式会社